Circuitos Digitais I

Circuitos Digitais Sequenciais

Circuitos Digitais I

Armazenar Dados

Exemplo: Aviso de chamada





Circuitos Digitais I

Armazenar Dados

Exemplo: Aviso de chamada



Não atende:

Chamar = 1 => S= 1

Chamar = 0 => S =0

Circuito combinacional

Circuitos Digitais I

Armazenar Dados

Característica do circuito combinacional



As saídas em qualquer instante de tempo dependem dos níveis presentes nas entradas no instante considerado.

Quaisquer condições de entrada anteriores não tem efeito nas saídas atuais, porque o circuito combinacional não é dotado de memória

Circuitos Digitais I

Contador



Circuitos Digitais I

Armazenar Dados

circuito combinacional com memória



Circuitos Digitais I

Circuito combinacional com memória



O circuito combinacional opera sobre as entradas para produzir várias saídas

Circuitos Digitais I

Circuito combinacional com memória



determinados bits do circuito combinacional são armazenados em elementos de memória

Circuitos Digitais I

Circuito combinacional com memória



As saídas de alguns elementos de memória vão para as entradas das portas lógicas do circuito combinacional

Circuitos Digitais I

Circuito combinacional com memória



Configuração em que as saídas externas são função das entradas externas e das informações armazenadas nos seus elementos de memória.

Circuitos Digitais I

Circuito de memória: flip-flop

Elemento de memória implementado a partir de uma configuração de blocos lógicos.

Uma única porta lógica não pode ser usada como dispositivo de armazenamento

Várias configurações podem ser implementadas para gerar um flip-flop



Circuitos Digitais I

Circuito de memória: flip-flop

Flip-Flop genérico possui duas saídas identificadas como Q e $\overline{Q}$

A referência ao estado do FF será sempre em relação a sua saída normal Q

Fica subentendido que a saída $\overline{Q}$ está no estado oposto



Circuitos Digitais I

Circuito de memória: flip-flop

Estados de saída

Alto ou 1, também chamado de estado de SET

$Q = 1, \overline{Q} = 0$



Circuitos Digitais I

Circuito de memória: flip-flop

Estados de saída

Baixo ou 0, também chamado de estado de Clear ou Reset $Q = 0$, $\overline{Q} = 1$



Circuitos Digitais I

Circuito de memória: flip-flop

Características:

- Um FF pode ter uma ou mais entradas que serão utilizadas para chavear os estados possíveis do FF
- Na maioria das implementações a entrada do FF necessita ser ativada (pulsada) momentaneamente para ter o estado mantido na saída



Circuitos Digitais I

Armazenar Dados

Realimentação (Feedback)





t1



t2



t3

Circuitos Digitais I

Armazenar Dados

Latch com portas NAND

Circuito básico de FF que pode ser implementado com duas portas NAND ou NOR



Circuitos Digitais I

Armazenar Dados

Latch com portas NAND

Duas portas NAND são interligadas de modo cruzado, a saída da NAND 1 é conectada a entrada da NAND 2 e vice versa



Circuitos Digitais I

Latch com portas NAND

Estado inicial

Ambas as entradas SET e RESET estão em estado Alto. Para mudar o estado uma das entradas deve ser pulsada para o estado Baixo



Circuitos Digitais I

Latch com portas NAND

Estado inicial

SET = 1, RESET = 1, Q = 0, $\overline{Q}$ = 1



Com Q = 0 as entradas NAND 2 são 0 e 1 o que resulta $\overline{Q}$ =1

O nível 1 de $\overline{Q}$ coloca as entradas NAND 1 em nível 0 que resulta Q = 0

Circuitos Digitais I

Latch com portas NAND

Estado inicial

SET = 1, RESET = 1, Q = 1, $\overline{Q}$ = 0



Com Q = 1 as entradas NAND 2 são 1 e 1 o que resulta $\overline{Q}$ =0

O nível 0 de $\overline{Q}$ coloca as entradas NAND 1 em nível 0 e 1 que resulta Q = 1

Circuitos Digitais I

Latch com portas NAND

Setar o FF

SET é pulsado enquanto o RESET é mantido em alto



Circuitos Digitais I

Latch com portas NAND

Setar o FF (condição $Q = 0, \overline{Q} = 1$)



no momento t0 com SET em 0 Q vai para 1 o que força o nível de $\overline{Q}$ para 0

Circuitos Digitais I

Latch com portas NAND

Setar o FF (condição $Q = 0, \overline{Q} = 1$)



no momento t1 com SET em 1 Q vai para 1 o que força o nível de $\overline{Q}$ para 0

Circuitos Digitais I

Latch com portas NAND

Setar o FF (condição $Q = 1, \overline{Q} = 0$)









Em t0 como $\overline{Q}$ em nível 0 na NAND2 mantém Q na NAND2 em nível 1 o estado de Q não é alterado

Circuitos Digitais I

Latch com portas NAND

Setar o FF (condição $Q = 1, \overline{Q} = 0$)









Em t1 quando SET retorna a 1 a saída ainda está com Q =1 e $\overline{Q} = 0$

Circuitos Digitais I

Latch com portas NAND

Setar o FF (condição $Q = 1, \overline{Q} = 0$)



Quando SET volta para 1 em t1 a saída NAND1 permanece em 1 forçando NAND2 para nível 0

Circuitos Digitais I

Latch com portas NAND

Limpar (RESET) FF (condição $Q = 0$, $\overline{Q} = 1$)



Em t0 Q em nível 0 mantém Q em 1

Circuitos Digitais I

Latch com portas NAND

Limpar (RESET) FF (condição $Q = 0$, $\overline{Q} = 1$)



Em t1 Reset em nível 1 mantém Q em nível 0 e $\overline{Q}$ em 1

Circuitos Digitais I

Latch com portas NAND

Limpar (RESET) FF (condição Q = 1, $\overline{Q}$ = 0)



Em t0 Reset em nível 0 força $\overline{Q}$ em nível 1 e Q para nível 0

Circuitos Digitais I

Latch com portas NAND

Limpar (RESET) FF (condição Q = 1, $\overline{Q}$ = 0)



Em t1 Reset em nível 1 mantém $\overline{Q}$ em nível 1 e Q no nível 0

Circuitos Digitais I

Latch com portas NAND

Tabela verdade

SET	RESET	Q
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválido

Estado normal de repouso não tem efeito no estado de saída

Circuitos Digitais I

Latch com portas NAND

Tabela verdade

SET	RESET	Q
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválido

Faz o estado da saída ir para Q = 1

Circuitos Digitais I

Latch com portas NAND

Tabela verdade

SET	RESET	Q
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválido

Saída Q vai a 0 permanecendo mesmo que RESET vá para nível 1 (limpa o FF)

Circuitos Digitais I

Latch com portas NAND

Tabela verdade

SET	RESET	Q
1	1	Não muda
0	1	Q = 1
1	0	Q = 0
0	0	Inválido

Condição inválida pois Seta e Limpa o FF ao mesmo tempo.
Pode produzir resultados ambíguos

Circuitos Digitais I

FlipFlop em VHDL

```
LIBRARY ieee ;
USE ieee.std_logic_1164.all ;
ENTITY flipflop IS
  PORT ( D, Resetn : IN STD_LOGIC ;
  Q : OUT STD_LOGIC) ;
END flipflop ;

ARCHITECTURE Behavior OF flipflop IS
BEGIN
PROCESS (Resetn)
BEGIN
  IF Resetn = '0' THEN
     Q <= '0' ;
  ELSE
     Q <= D ;
END IF ;
END PROCESS ;
END Behavior ;
```

Circuitos Digitais I

FlipFlop em VHDL

```
D_in<= '1';
Resetn_in <= '1';
wait for 1 ns;
```

```
D_in<= '0';
Resetn_in <= '1';
wait for 1 ns;
```

```
D_in<= '1';
Resetn_in <= '1';
wait for 1 ns;
```

```
D_in<= '0';
Resetn_in <= '1';
wait for 1 ns;
```



Circuitos Digitais I

FlipFlop em VHDL

```
 D_in<= '1';
Resetn_in <= '0';
wait for 1 ns;

D_in<= '0';
Resetn_in <= '0';
wait for 1 ns;

D_in<= '1';
Resetn_in <= '0';
wait for 1 ns;

D_in<= '0';
Resetn_in <= '0';
wait for 1 ns;
```